萍乡学院学报

2015, v.32;No.163(06) 25-27

[打印本页] [关闭]
本期目录(Current Issue) | 过刊浏览(Past Issue) | 高级检索(Advanced Search)

基于Verilog HDL的频率计的设计
Verilog HDL-based Cymometer Design

张兴娇;肖永江;廖建波;肖丽丽;

摘要(Abstract):

以Altera公司Cyclone IV系列EP4CE15F17C8N器件为核心,制作了一个宽带高频小信号频率计。该系统将正弦信号通过硬件电路整形、放大、滤波后,用Verilog HDL实现分频、门控、计数、锁存、译码显示等设计,进行数据读取、运算和显示,正弦信号频率范围为1Hz-10MHz,有效值电压范围为50m V-1V,测量相对误差的绝对值不大于10-4。

关键词(KeyWords): 频率计;FPGA;Verilog HDL

Abstract:

Keywords:

基金项目(Foundation): 江西省科技计划项目(20133BBE50036)

作者(Author): 张兴娇;肖永江;廖建波;肖丽丽;

Email:

DOI:

扩展功能
本文信息
服务与反馈
本文关键词相关文章
本文作者相关文章
中国知网
分享